mirror of
https://github.com/RT-Thread/rt-thread.git
synced 2026-10-20 18:53:15 +08:00
Merge pull request #3627 from bigmagic123/add_raspi4_uart
support raspi4 all uart
This commit is contained in:
Bernard Xiong
@@ -65,7 +65,7 @@ CONFIG_RT_USING_DEVICE=y
|
||||
# CONFIG_RT_USING_INTERRUPT_INFO is not set
|
||||
CONFIG_RT_USING_CONSOLE=y
|
||||
CONFIG_RT_CONSOLEBUF_SIZE=128
|
||||
CONFIG_RT_CONSOLE_DEVICE_NAME="uart"
|
||||
CONFIG_RT_CONSOLE_DEVICE_NAME="uart1"
|
||||
CONFIG_RT_VER_NUM=0x40003
|
||||
# CONFIG_RT_USING_CPU_FFS is not set
|
||||
CONFIG_ARCH_ARMV8=y
|
||||
@@ -437,6 +437,10 @@ CONFIG_BCM2711_SOC=y
|
||||
#
|
||||
CONFIG_BSP_USING_UART=y
|
||||
CONFIG_RT_USING_UART0=y
|
||||
# CONFIG_RT_USING_UART1 is not set
|
||||
CONFIG_RT_USING_UART3=y
|
||||
CONFIG_RT_USING_UART4=y
|
||||
# CONFIG_RT_USING_UART5 is not set
|
||||
CONFIG_BSP_USING_GIC=y
|
||||
CONFIG_BSP_USING_GIC400=y
|
||||
# CONFIG_BSP_USING_GIC500 is not set
|
||||
|
||||
@@ -47,6 +47,7 @@ enable_uart=1
|
||||
arm_64bit=0
|
||||
kernel_addr=0x8000
|
||||
kernel=kernel7.img
|
||||
core_freq=250
|
||||
```
|
||||
|
||||
按上面的方法做好SD卡后，插入树莓派4，通电可以在串口上看到如下所示的输出信息：
|
||||
@@ -66,7 +67,7 @@ msh />
|
||||
|
||||
| 驱动 | 支持情况 | 备注 |
|
||||
| ------ | ---- | :------: |
|
||||
| UART | 支持 | UART0|
|
||||
| UART | 支持 | UART0,UART2,UART3,UART4,UART5 |
|
||||
|
||||
## 5. 联系人信息
|
||||
|
||||
|
||||
@@ -14,6 +14,22 @@ menu "Hardware Drivers Config"
|
||||
config RT_USING_UART0
|
||||
bool "Enabel UART 0"
|
||||
default y
|
||||
|
||||
config RT_USING_UART1
|
||||
bool "Enabel UART 1"
|
||||
default n
|
||||
|
||||
config RT_USING_UART3
|
||||
bool "Enabel UART 3"
|
||||
default n
|
||||
|
||||
config RT_USING_UART4
|
||||
bool "Enabel UART 4"
|
||||
default n
|
||||
|
||||
config RT_USING_UART5
|
||||
bool "Enabel UART 5"
|
||||
default n
|
||||
endif
|
||||
|
||||
menuconfig BSP_USING_GIC
|
||||
|
||||
@@ -11,13 +11,36 @@
|
||||
#include "drv_gpio.h"
|
||||
|
||||
#ifdef BSP_USING_PIN
|
||||
|
||||
static void raspi_pin_mode(struct rt_device *dev, rt_base_t pin, rt_base_t mode)
|
||||
void prev_raspi_pin_mode(GPIO_PIN pin, GPIO_FUNC mode)
|
||||
{
|
||||
uint32_t fselnum = pin / 10;
|
||||
uint32_t fselrest = pin % 10;
|
||||
|
||||
uint32_t gpfsel = 0;
|
||||
|
||||
switch (fselnum)
|
||||
{
|
||||
case 0:
|
||||
gpfsel = GPIO_REG_GPFSEL0(GPIO_BASE);
|
||||
break;
|
||||
case 1:
|
||||
gpfsel = GPIO_REG_GPFSEL1(GPIO_BASE);
|
||||
break;
|
||||
case 2:
|
||||
gpfsel = GPIO_REG_GPFSEL2(GPIO_BASE);
|
||||
break;
|
||||
case 3:
|
||||
gpfsel = GPIO_REG_GPFSEL3(GPIO_BASE);
|
||||
break;
|
||||
case 4:
|
||||
gpfsel = GPIO_REG_GPFSEL4(GPIO_BASE);
|
||||
break;
|
||||
case 5:
|
||||
gpfsel = GPIO_REG_GPFSEL5(GPIO_BASE);
|
||||
break;
|
||||
default:
|
||||
break;
|
||||
}
|
||||
|
||||
gpfsel &= ~((uint32_t)(0x07 << (fselrest * 3)));
|
||||
gpfsel |= (uint32_t)(mode << (fselrest * 3));
|
||||
|
||||
@@ -46,6 +69,11 @@ static void raspi_pin_mode(struct rt_device *dev, rt_base_t pin, rt_base_t mode)
|
||||
}
|
||||
}
|
||||
|
||||
static void raspi_pin_mode(struct rt_device *dev, rt_base_t pin, rt_base_t mode)
|
||||
{
|
||||
prev_raspi_pin_mode((GPIO_PIN)pin, (GPIO_FUNC)mode);
|
||||
}
|
||||
|
||||
static void raspi_pin_write(struct rt_device *dev, rt_base_t pin, rt_base_t value)
|
||||
{
|
||||
uint32_t num = pin / 32;
|
||||
|
||||
@@ -60,6 +60,50 @@
|
||||
#define GPIO_REG_REV9(BASE) HWREG32(BASE + 0xA0)
|
||||
#define GPIO_REG_TEST(BASE) HWREG32(BASE + 0xA4)
|
||||
|
||||
typedef enum {
|
||||
GPIO_PIN_0,
|
||||
GPIO_PIN_1,
|
||||
GPIO_PIN_2,
|
||||
GPIO_PIN_3,
|
||||
GPIO_PIN_4,
|
||||
GPIO_PIN_5,
|
||||
GPIO_PIN_6,
|
||||
GPIO_PIN_7,
|
||||
GPIO_PIN_8,
|
||||
GPIO_PIN_9,
|
||||
GPIO_PIN_10,
|
||||
GPIO_PIN_11,
|
||||
GPIO_PIN_12,
|
||||
GPIO_PIN_13,
|
||||
GPIO_PIN_14,
|
||||
GPIO_PIN_15,
|
||||
GPIO_PIN_16,
|
||||
GPIO_PIN_17,
|
||||
GPIO_PIN_18,
|
||||
GPIO_PIN_19,
|
||||
GPIO_PIN_20,
|
||||
GPIO_PIN_21,
|
||||
GPIO_PIN_22,
|
||||
GPIO_PIN_23,
|
||||
GPIO_PIN_24,
|
||||
GPIO_PIN_25,
|
||||
GPIO_PIN_26,
|
||||
GPIO_PIN_27,
|
||||
GPIO_PIN_28,
|
||||
GPIO_PIN_29,
|
||||
GPIO_PIN_30,
|
||||
GPIO_PIN_31,
|
||||
GPIO_PIN_32,
|
||||
GPIO_PIN_33,
|
||||
GPIO_PIN_34,
|
||||
GPIO_PIN_35,
|
||||
GPIO_PIN_36,
|
||||
GPIO_PIN_37,
|
||||
GPIO_PIN_38,
|
||||
GPIO_PIN_39,
|
||||
GPIO_PIN_40,
|
||||
} GPIO_PIN;
|
||||
|
||||
typedef enum {
|
||||
INPUT = 0b000,
|
||||
OUTPUT = 0b001,
|
||||
@@ -71,7 +115,7 @@ typedef enum {
|
||||
ALT5 = 0b010
|
||||
} GPIO_FUNC;
|
||||
|
||||
|
||||
void prev_raspi_pin_mode(GPIO_PIN pin, GPIO_FUNC mode);
|
||||
int rt_hw_gpio_init(void);
|
||||
|
||||
#endif /* __DRV_GPIO_H__ */
|
||||
|
||||
File diff suppressed because it is too large
Load Diff
@@ -78,6 +78,30 @@
|
||||
#define PL011_REG_ITOP(BASE) HWREG32(BASE + 0x88)
|
||||
#define PL011_REG_TDR(BASE) HWREG32(BASE + 0x8C)
|
||||
|
||||
/*
|
||||
* Auxiliary
|
||||
*/
|
||||
#define AUX_IRQ(BASE) HWREG32(BASE + 0x00) /* Auxiliary Interrupt status 3 */
|
||||
#define AUX_ENABLES(BASE) HWREG32(BASE + 0x04) /* Auxiliary enables 3bit */
|
||||
#define AUX_MU_IO_REG(BASE) HWREG32(BASE + 0x40) /* Mini Uart I/O Data 8bit */
|
||||
#define AUX_MU_IER_REG(BASE) HWREG32(BASE + 0x44) /* Mini Uart Interrupt Enable 8bit */
|
||||
#define AUX_MU_IIR_REG(BASE) HWREG32(BASE + 0x48) /* Mini Uart Interrupt Identify 8bit */
|
||||
#define AUX_MU_LCR_REG(BASE) HWREG32(BASE + 0x4C) /* Mini Uart Line Control 8bit */
|
||||
#define AUX_MU_MCR_REG(BASE) HWREG32(BASE + 0x50) /* Mini Uart Modem Control 8bit */
|
||||
#define AUX_MU_LSR_REG(BASE) HWREG32(BASE + 0x54) /* Mini Uart Line Status 8bit */
|
||||
#define AUX_MU_MSR_REG(BASE) HWREG32(BASE + 0x58) /* Mini Uart Modem Status 8bit */
|
||||
#define AUX_MU_SCRATCH(BASE) HWREG32(BASE + 0x5C) /* Mini Uart Scratch 8bit */
|
||||
#define AUX_MU_CNTL_REG(BASE) HWREG32(BASE + 0x60) /* Mini Uart Extra Control 8bit */
|
||||
#define AUX_MU_STAT_REG(BASE) HWREG32(BASE + 0x64) /* Mini Uart Extra Status 32bit */
|
||||
#define AUX_MU_BAUD_REG(BASE) HWREG32(BASE + 0x68) /* Mini Uart Baudrate 16bit */
|
||||
#define AUX_SPI0_CNTL0_REG(BASE) HWREG32(BASE + 0x80) /* SPI 1 Control register 0 32bit */
|
||||
#define AUX_SPI0_CNTL1_REG(BASE) HWREG32(BASE + 0x84) /* SPI 1 Control register 1 8bit */
|
||||
#define AUX_SPI0_STAT_REG(BASE) HWREG32(BASE + 0x88) /* SPI 1 Status 32bit */
|
||||
#define AUX_SPI0_IO_REG(BASE) HWREG32(BASE + 0x90) /* SPI 1 Data 32bit */
|
||||
#define AUX_SPI0_PEEK_REG(BASE) HWREG32(BASE + 0x94) /* SPI 1 Peek 16bit */
|
||||
#define AUX_SPI1_CNTL0_REG(BASE) HWREG32(BASE + 0xC0) /* SPI 2 Control register 0 32bit */
|
||||
#define AUX_SPI1_CNTL1_REG(BASE) HWREG32(BASE + 0xC4) /* SPI 2 Control register 1 8bit */
|
||||
|
||||
int rt_hw_uart_init(void);
|
||||
|
||||
#endif /* DRV_UART_H__ */
|
||||
|
||||
@@ -11,8 +11,24 @@
|
||||
/* base address */
|
||||
#define PER_BASE (0xFE000000)
|
||||
|
||||
//gpio offset
|
||||
#define GPIO_BASE_OFFSET (0x00200000)
|
||||
|
||||
//pl011 offset
|
||||
#define PL011_UART0_BASE_OFFSET (0x00201000)
|
||||
#define PL011_UART2_BASE_OFFSET (0x00201400)
|
||||
#define PL011_UART3_BASE_OFFSET (0x00201600)
|
||||
#define PL011_UART4_BASE_OFFSET (0x00201800)
|
||||
#define PL011_UART5_BASE_OFFSET (0x00201A00)
|
||||
|
||||
//pactl cs offset
|
||||
#define PACTL_CS_OFFSET (0x00204E00)
|
||||
|
||||
//aux offset
|
||||
#define AUX_BASE_OFFSET (0x00215000)
|
||||
|
||||
/* GPIO */
|
||||
#define GPIO_BASE (PER_BASE + 0x00200000)
|
||||
#define GPIO_BASE (PER_BASE + GPIO_BASE_OFFSET)
|
||||
|
||||
/* Timer (ARM side) */
|
||||
#define ARM_TIMER_IRQ (64)
|
||||
@@ -28,11 +44,43 @@
|
||||
#define ARM_TIMER_CNTR HWREG32(ARM_TIMER_BASE + 0x420)
|
||||
|
||||
/* UART PL011 */
|
||||
#define UART0_BASE (PER_BASE + 0x00201000)
|
||||
#define PL011_BASE UART0_BASE
|
||||
#define IRQ_PL011 (96 + 57)
|
||||
#define UART0_BASE (PER_BASE + PL011_UART0_BASE_OFFSET)
|
||||
#define UART2_BASE (PER_BASE + PL011_UART2_BASE_OFFSET)
|
||||
#define UART3_BASE (PER_BASE + PL011_UART3_BASE_OFFSET)
|
||||
#define UART4_BASE (PER_BASE + PL011_UART4_BASE_OFFSET)
|
||||
#define UART5_BASE (PER_BASE + PL011_UART5_BASE_OFFSET)
|
||||
#define IRQ_AUX_UART (96 + 29)
|
||||
#define UART_REFERENCE_CLOCK (48000000)
|
||||
|
||||
/* AUX */
|
||||
#define AUX_BASE (PER_BASE + AUX_BASE_OFFSET)
|
||||
#define IRQ_PL011 (96 + 57)
|
||||
|
||||
/* Peripheral IRQ OR-ing */
|
||||
#define PACTL_CS HWREG32((PER_BASE + PACTL_CS_OFFSET))
|
||||
typedef enum {
|
||||
IRQ_SPI0 = 0x00000000,
|
||||
IRQ_SPI1 = 0x00000002,
|
||||
IRQ_SPI2 = 0x00000004,
|
||||
IRQ_SPI3 = 0x00000008,
|
||||
IRQ_SPI4 = 0x00000010,
|
||||
IRQ_SPI5 = 0x00000020,
|
||||
IRQ_SPI6 = 0x00000040,
|
||||
IRQ_I2C0 = 0x00000100,
|
||||
IRQ_I2C1 = 0x00000200,
|
||||
IRQ_I2C2 = 0x00000400,
|
||||
IRQ_I2C3 = 0x00000800,
|
||||
IRQ_I2C4 = 0x00001000,
|
||||
IRQ_I2C5 = 0x00002000,
|
||||
IRQ_I2C6 = 0x00004000,
|
||||
IRQ_I2C7 = 0x00008000,
|
||||
IRQ_UART5 = 0x00010000,
|
||||
IRQ_UART4 = 0x00020000,
|
||||
IRQ_UART3 = 0x00040000,
|
||||
IRQ_UART2 = 0x00080000,
|
||||
IRQ_UART0 = 0x00100000
|
||||
} PACTL_CS_VAL;
|
||||
|
||||
// 0x40, 0x44, 0x48, 0x4c: Core 0~3 Timers interrupt control
|
||||
#define CORE0_TIMER_IRQ_CTRL HWREG32(0xFF800040)
|
||||
#define TIMER_IRQ 30
|
||||
|
||||
@@ -40,7 +40,7 @@
|
||||
#define RT_USING_DEVICE
|
||||
#define RT_USING_CONSOLE
|
||||
#define RT_CONSOLEBUF_SIZE 128
|
||||
#define RT_CONSOLE_DEVICE_NAME "uart"
|
||||
#define RT_CONSOLE_DEVICE_NAME "uart0"
|
||||
#define RT_VER_NUM 0x40003
|
||||
#define ARCH_ARMV8
|
||||
|
||||
@@ -162,6 +162,8 @@
|
||||
|
||||
#define BSP_USING_UART
|
||||
#define RT_USING_UART0
|
||||
#define RT_USING_UART3
|
||||
#define RT_USING_UART4
|
||||
#define BSP_USING_GIC
|
||||
#define BSP_USING_GIC400
|
||||
#define BSP_USING_PIN
|
||||
|
||||
@@ -81,6 +81,7 @@ EXEC_PATH = r'/opt/gcc-arm-8.3-2019.03-x86_64-aarch64-elf/bin/'
|
||||
enable_uart=1
|
||||
arm_64bit=1
|
||||
kernel=rtthread.bin
|
||||
core_freq=250
|
||||
```
|
||||
|
||||
按上面的方法做好SD卡后，插入树莓派4，通电可以在串口上看到如下所示的输出信息：
|
||||
|
||||
Reference in New Issue
Block a user