mirror of
https://github.com/apache/nuttx.git
synced 2026-05-09 23:12:17 +08:00
boards/stm32f1: migrate to new pinmap
migrate stm32f1 to new pinmap Signed-off-by: raiden00pl <raiden00@railab.me>
This commit is contained in:
raiden00pl
Matteo Golin
@@ -8,6 +8,7 @@
|
||||
# CONFIG_NSH_DISABLE_IFCONFIG is not set
|
||||
# CONFIG_NSH_DISABLE_PS is not set
|
||||
# CONFIG_SPI_CALLBACK is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="cloudctrl"
|
||||
CONFIG_ARCH_BOARD_CLOUDCTRL=y
|
||||
|
||||
@@ -357,4 +357,53 @@ const char *stm32_getchipid_string(void);
|
||||
#endif
|
||||
|
||||
#endif /* __ASSEMBLY__ */
|
||||
|
||||
/* Alternate function pin selections (auto-aliased for new pinmap) */
|
||||
|
||||
/* USART2 */
|
||||
|
||||
#define GPIO_USART2_TX GPIO_ADJUST_MODE(GPIO_USART2_TX_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_RX GPIO_USART2_RX_0
|
||||
#define GPIO_USART2_CTS GPIO_USART2_CTS_0
|
||||
#define GPIO_USART2_RTS GPIO_ADJUST_MODE(GPIO_USART2_RTS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_CK GPIO_ADJUST_MODE(GPIO_USART2_CK_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* SPI1 */
|
||||
|
||||
#define GPIO_SPI1_NSS GPIO_ADJUST_MODE(GPIO_SPI1_NSS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_SCK GPIO_ADJUST_MODE(GPIO_SPI1_SCK_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_MISO GPIO_ADJUST_MODE(GPIO_SPI1_MISO_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_MOSI GPIO_ADJUST_MODE(GPIO_SPI1_MOSI_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* MCO */
|
||||
|
||||
#define GPIO_MCO GPIO_ADJUST_MODE(GPIO_MCO_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* Ethernet (MII/RMII) */
|
||||
|
||||
#define GPIO_ETH_MDC GPIO_ADJUST_MODE(GPIO_ETH_MDC_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MDIO GPIO_ADJUST_MODE(GPIO_ETH_MDIO_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_COL GPIO_ETH_MII_COL_0
|
||||
#define GPIO_ETH_MII_CRS GPIO_ETH_MII_CRS_0
|
||||
#define GPIO_ETH_MII_RX_CLK GPIO_ETH_MII_RX_CLK_0
|
||||
#define GPIO_ETH_MII_RXD0 GPIO_ETH_MII_RXD0_0
|
||||
#define GPIO_ETH_MII_RXD1 GPIO_ETH_MII_RXD1_0
|
||||
#define GPIO_ETH_MII_RXD2 GPIO_ETH_MII_RXD2_0
|
||||
#define GPIO_ETH_MII_RXD3 GPIO_ETH_MII_RXD3_0
|
||||
#define GPIO_ETH_MII_RX_DV GPIO_ETH_MII_RX_DV_0
|
||||
#define GPIO_ETH_MII_RX_ER GPIO_ETH_MII_RX_ER_0
|
||||
#define GPIO_ETH_MII_TX_CLK GPIO_ETH_MII_TX_CLK_0
|
||||
#define GPIO_ETH_MII_TXD0 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TXD1 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TXD2 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD2_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TXD3 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD3_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TX_EN GPIO_ADJUST_MODE(GPIO_ETH_MII_TX_EN_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_RMII_CRS_DV GPIO_ETH_RMII_CRS_DV_0
|
||||
#define GPIO_ETH_RMII_REF_CLK GPIO_ETH_RMII_REF_CLK_0
|
||||
#define GPIO_ETH_RMII_RXD0 GPIO_ETH_RMII_RXD0_0
|
||||
#define GPIO_ETH_RMII_RXD1 GPIO_ETH_RMII_RXD1_0
|
||||
#define GPIO_ETH_RMII_TXD0 GPIO_ADJUST_MODE(GPIO_ETH_RMII_TXD0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_RMII_TXD1 GPIO_ADJUST_MODE(GPIO_ETH_RMII_TXD1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_RMII_TX_EN GPIO_ADJUST_MODE(GPIO_ETH_RMII_TX_EN_0, GPIO_MODE_50MHz)
|
||||
|
||||
#endif /* __BOARDS_ARM_STM32_CLOUDCTRL_INCLUDE_BOARD_H */
|
||||
|
||||
@@ -5,6 +5,7 @@
|
||||
# You can then do "make savedefconfig" to generate a new defconfig file that includes your
|
||||
# modifications.
|
||||
#
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="et-stm32-stamp"
|
||||
CONFIG_ARCH_BOARD_ET_STM32_STAMP=y
|
||||
|
||||
@@ -145,4 +145,11 @@
|
||||
#define LED_ASSERTION 6 /* LED1 + LED2 */
|
||||
#define LED_PANIC 7 /* LED1 / LED2 blinking */
|
||||
|
||||
/* Alternate function pin selections (auto-aliased for new pinmap) */
|
||||
|
||||
/* USART1 */
|
||||
|
||||
#define GPIO_USART1_TX GPIO_ADJUST_MODE(GPIO_USART1_TX_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART1_RX GPIO_USART1_RX_0
|
||||
|
||||
#endif /* __BOARDS_ARM_STM32_ET_STM32_STAMP_INCLUDE_BOARD_H */
|
||||
|
||||
@@ -10,6 +10,7 @@
|
||||
# CONFIG_NSH_DISABLE_IFCONFIG is not set
|
||||
# CONFIG_NSH_DISABLE_PS is not set
|
||||
# CONFIG_SPI_CALLBACK is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="fire-stm32v2"
|
||||
CONFIG_ARCH_BOARD_FIRE_STM32=y
|
||||
|
||||
@@ -406,4 +406,46 @@ void fire_lcdclear(uint16_t color);
|
||||
#undef EXTERN
|
||||
|
||||
#endif /* __ASSEMBLY__ */
|
||||
|
||||
/* Alternate function pin selections (auto-aliased for new pinmap) */
|
||||
|
||||
/* USART1 */
|
||||
|
||||
#define GPIO_USART1_TX GPIO_ADJUST_MODE(GPIO_USART1_TX_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART1_RX GPIO_USART1_RX_0
|
||||
|
||||
/* USART2 */
|
||||
|
||||
#define GPIO_USART2_TX GPIO_ADJUST_MODE(GPIO_USART2_TX_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_RX GPIO_USART2_RX_0
|
||||
#define GPIO_USART2_CTS GPIO_USART2_CTS_0
|
||||
#define GPIO_USART2_RTS GPIO_ADJUST_MODE(GPIO_USART2_RTS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_CK GPIO_ADJUST_MODE(GPIO_USART2_CK_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* SPI1 */
|
||||
|
||||
#define GPIO_SPI1_NSS GPIO_ADJUST_MODE(GPIO_SPI1_NSS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_SCK GPIO_ADJUST_MODE(GPIO_SPI1_SCK_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_MISO GPIO_ADJUST_MODE(GPIO_SPI1_MISO_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_MOSI GPIO_ADJUST_MODE(GPIO_SPI1_MOSI_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* I2C1 */
|
||||
|
||||
#define GPIO_I2C1_SCL GPIO_ADJUST_MODE(GPIO_I2C1_SCL_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_I2C1_SDA GPIO_ADJUST_MODE(GPIO_I2C1_SDA_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* SDIO */
|
||||
|
||||
#define GPIO_SDIO_CK GPIO_ADJUST_MODE(GPIO_SDIO_CK_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_CMD GPIO_ADJUST_MODE(GPIO_SDIO_CMD_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_D0 GPIO_ADJUST_MODE(GPIO_SDIO_D0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_D1 GPIO_ADJUST_MODE(GPIO_SDIO_D1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_D2 GPIO_ADJUST_MODE(GPIO_SDIO_D2_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_D3 GPIO_ADJUST_MODE(GPIO_SDIO_D3_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* USB */
|
||||
|
||||
#define GPIO_USB_DM GPIO_USB_DM_0
|
||||
#define GPIO_USB_DP GPIO_USB_DP_0
|
||||
|
||||
#endif /* __BOARDS_ARM_STM32_FIRE_STM32V2_INCLUDE_BOARD_H */
|
||||
|
||||
@@ -7,6 +7,7 @@
|
||||
#
|
||||
# CONFIG_NSH_DISABLE_IFCONFIG is not set
|
||||
# CONFIG_NSH_DISABLE_PS is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="hymini-stm32v"
|
||||
CONFIG_ARCH_BOARD_HYMINI_STM32V=y
|
||||
|
||||
@@ -12,6 +12,7 @@
|
||||
# CONFIG_NX_DISABLE_16BPP is not set
|
||||
# CONFIG_NX_PACKEDMSFIRST is not set
|
||||
# CONFIG_SPI_CALLBACK is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="hymini-stm32v"
|
||||
CONFIG_ARCH_BOARD_HYMINI_STM32V=y
|
||||
|
||||
@@ -7,6 +7,7 @@
|
||||
#
|
||||
# CONFIG_MMCSD_HAVE_CARDDETECT is not set
|
||||
# CONFIG_MMCSD_MMCSUPPORT is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="hymini-stm32v"
|
||||
CONFIG_ARCH_BOARD_HYMINI_STM32V=y
|
||||
|
||||
@@ -7,6 +7,7 @@
|
||||
#
|
||||
# CONFIG_NSH_DISABLE_IFCONFIG is not set
|
||||
# CONFIG_NSH_DISABLE_PS is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="hymini-stm32v"
|
||||
CONFIG_ARCH_BOARD_HYMINI_STM32V=y
|
||||
|
||||
@@ -5,6 +5,7 @@
|
||||
# You can then do "make savedefconfig" to generate a new defconfig file that includes your
|
||||
# modifications.
|
||||
#
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="hymini-stm32v"
|
||||
CONFIG_ARCH_BOARD_HYMINI_STM32V=y
|
||||
|
||||
@@ -157,4 +157,86 @@
|
||||
#define BUTTON_KEYA_BIT (1 << BUTTON_KEYA)
|
||||
#define BUTTON_KEYB_BIT (1 << BUTTON_KEYB)
|
||||
|
||||
/* Alternate function pin selections (auto-aliased for new pinmap) */
|
||||
|
||||
/* USART1 */
|
||||
|
||||
#define GPIO_USART1_TX GPIO_ADJUST_MODE(GPIO_USART1_TX_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART1_RX GPIO_USART1_RX_0
|
||||
|
||||
/* USART2 */
|
||||
|
||||
#define GPIO_USART2_TX GPIO_ADJUST_MODE(GPIO_USART2_TX_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_RX GPIO_USART2_RX_0
|
||||
#define GPIO_USART2_CTS GPIO_USART2_CTS_0
|
||||
#define GPIO_USART2_RTS GPIO_ADJUST_MODE(GPIO_USART2_RTS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_CK GPIO_ADJUST_MODE(GPIO_USART2_CK_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* SPI1 */
|
||||
|
||||
#define GPIO_SPI1_NSS GPIO_ADJUST_MODE(GPIO_SPI1_NSS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_SCK GPIO_ADJUST_MODE(GPIO_SPI1_SCK_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_MISO GPIO_ADJUST_MODE(GPIO_SPI1_MISO_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_MOSI GPIO_ADJUST_MODE(GPIO_SPI1_MOSI_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* USB */
|
||||
|
||||
#define GPIO_USB_DM GPIO_USB_DM_0
|
||||
#define GPIO_USB_DP GPIO_USB_DP_0
|
||||
|
||||
/* SDIO */
|
||||
|
||||
#define GPIO_SDIO_CK GPIO_ADJUST_MODE(GPIO_SDIO_CK_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_CMD GPIO_ADJUST_MODE(GPIO_SDIO_CMD_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_D0 GPIO_ADJUST_MODE(GPIO_SDIO_D0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_D1 GPIO_ADJUST_MODE(GPIO_SDIO_D1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_D2 GPIO_ADJUST_MODE(GPIO_SDIO_D2_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_D3 GPIO_ADJUST_MODE(GPIO_SDIO_D3_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* TIM3 */
|
||||
|
||||
#define GPIO_TIM3_CH1IN GPIO_TIM3_CH1IN_0
|
||||
#define GPIO_TIM3_CH1OUT GPIO_ADJUST_MODE(GPIO_TIM3_CH1OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM3_CH2IN GPIO_TIM3_CH2IN_0
|
||||
#define GPIO_TIM3_CH2OUT GPIO_ADJUST_MODE(GPIO_TIM3_CH2OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM3_CH3IN GPIO_TIM3_CH3IN_0
|
||||
#define GPIO_TIM3_CH3OUT GPIO_ADJUST_MODE(GPIO_TIM3_CH3OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM3_CH4IN GPIO_TIM3_CH4IN_0
|
||||
#define GPIO_TIM3_CH4OUT GPIO_ADJUST_MODE(GPIO_TIM3_CH4OUT_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* FSMC NPS_A address pins (used by LCD srcs) */
|
||||
|
||||
#define GPIO_NPS_A16 GPIO_ADJUST_MODE(GPIO_NPS_A16_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A17 GPIO_ADJUST_MODE(GPIO_NPS_A17_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A18 GPIO_ADJUST_MODE(GPIO_NPS_A18_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A19 GPIO_ADJUST_MODE(GPIO_NPS_A19_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A20 GPIO_ADJUST_MODE(GPIO_NPS_A20_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A21 GPIO_ADJUST_MODE(GPIO_NPS_A21_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A22 GPIO_ADJUST_MODE(GPIO_NPS_A22_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A23 GPIO_ADJUST_MODE(GPIO_NPS_A23_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A24 GPIO_ADJUST_MODE(GPIO_NPS_A24_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A25 GPIO_ADJUST_MODE(GPIO_NPS_A25_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* FSMC NPS_D pins (used by LCD srcs) */
|
||||
|
||||
#define GPIO_NPS_D0 GPIO_ADJUST_MODE(GPIO_NPS_D0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D1 GPIO_ADJUST_MODE(GPIO_NPS_D1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D10 GPIO_ADJUST_MODE(GPIO_NPS_D10_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D11 GPIO_ADJUST_MODE(GPIO_NPS_D11_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D12 GPIO_ADJUST_MODE(GPIO_NPS_D12_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D13 GPIO_ADJUST_MODE(GPIO_NPS_D13_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D14 GPIO_ADJUST_MODE(GPIO_NPS_D14_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D15 GPIO_ADJUST_MODE(GPIO_NPS_D15_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D2 GPIO_ADJUST_MODE(GPIO_NPS_D2_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D3 GPIO_ADJUST_MODE(GPIO_NPS_D3_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D4 GPIO_ADJUST_MODE(GPIO_NPS_D4_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D5 GPIO_ADJUST_MODE(GPIO_NPS_D5_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D6 GPIO_ADJUST_MODE(GPIO_NPS_D6_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D7 GPIO_ADJUST_MODE(GPIO_NPS_D7_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D8 GPIO_ADJUST_MODE(GPIO_NPS_D8_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D9 GPIO_ADJUST_MODE(GPIO_NPS_D9_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_NE1 GPIO_ADJUST_MODE(GPIO_NPS_NE1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_NOE GPIO_ADJUST_MODE(GPIO_NPS_NOE_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_NWE GPIO_ADJUST_MODE(GPIO_NPS_NWE_0, GPIO_MODE_50MHz)
|
||||
|
||||
#endif /* __BOARDS_ARM_STM32_HYMINI_STM32V_INCLUDE_BOARD_H */
|
||||
|
||||
@@ -20,6 +20,7 @@
|
||||
# CONFIG_NSH_DISABLE_PUT is not set
|
||||
# CONFIG_NSH_DISABLE_WGET is not set
|
||||
# CONFIG_NSH_DISABLE_XD is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="maple"
|
||||
CONFIG_ARCH_BOARD_MAPLE=y
|
||||
|
||||
@@ -22,6 +22,7 @@
|
||||
# CONFIG_NSH_DISABLE_WGET is not set
|
||||
# CONFIG_NSH_DISABLE_XD is not set
|
||||
# CONFIG_NX_DISABLE_1BPP is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="maple"
|
||||
CONFIG_ARCH_BOARD_MAPLE=y
|
||||
|
||||
@@ -21,6 +21,7 @@
|
||||
# CONFIG_NSH_DISABLE_PUT is not set
|
||||
# CONFIG_NSH_DISABLE_WGET is not set
|
||||
# CONFIG_NSH_DISABLE_XD is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="maple"
|
||||
CONFIG_ARCH_BOARD_MAPLE=y
|
||||
|
||||
@@ -147,4 +147,44 @@
|
||||
#define LED_ASSERTION 6 /* LED1 + LED2 */
|
||||
#define LED_PANIC 7 /* LED1 / LED2 blinking */
|
||||
|
||||
/* Alternate function pin selections (auto-aliased for new pinmap) */
|
||||
|
||||
/* USART1 */
|
||||
|
||||
#define GPIO_USART1_TX GPIO_ADJUST_MODE(GPIO_USART1_TX_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART1_RX GPIO_USART1_RX_0
|
||||
|
||||
/* SPI1 */
|
||||
|
||||
#define GPIO_SPI1_NSS GPIO_ADJUST_MODE(GPIO_SPI1_NSS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_SCK GPIO_ADJUST_MODE(GPIO_SPI1_SCK_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_MISO GPIO_ADJUST_MODE(GPIO_SPI1_MISO_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_MOSI GPIO_ADJUST_MODE(GPIO_SPI1_MOSI_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* I2C1 */
|
||||
|
||||
#define GPIO_I2C1_SCL GPIO_ADJUST_MODE(GPIO_I2C1_SCL_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_I2C1_SDA GPIO_ADJUST_MODE(GPIO_I2C1_SDA_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* I2C2 */
|
||||
|
||||
#define GPIO_I2C2_SCL GPIO_ADJUST_MODE(GPIO_I2C2_SCL_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_I2C2_SDA GPIO_ADJUST_MODE(GPIO_I2C2_SDA_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* USB */
|
||||
|
||||
#define GPIO_USB_DM GPIO_USB_DM_0
|
||||
#define GPIO_USB_DP GPIO_USB_DP_0
|
||||
|
||||
/* TIM2 */
|
||||
|
||||
#define GPIO_TIM2_CH1IN GPIO_TIM2_CH1IN_0
|
||||
#define GPIO_TIM2_CH1OUT GPIO_ADJUST_MODE(GPIO_TIM2_CH1OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM2_CH2IN GPIO_TIM2_CH2IN_0
|
||||
#define GPIO_TIM2_CH2OUT GPIO_ADJUST_MODE(GPIO_TIM2_CH2OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM2_CH3IN GPIO_TIM2_CH3IN_0
|
||||
#define GPIO_TIM2_CH3OUT GPIO_ADJUST_MODE(GPIO_TIM2_CH3OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM2_CH4IN GPIO_TIM2_CH4IN_0
|
||||
#define GPIO_TIM2_CH4OUT GPIO_ADJUST_MODE(GPIO_TIM2_CH4OUT_0, GPIO_MODE_50MHz)
|
||||
|
||||
#endif /* __BOARDS_ARM_STM32_MAPLE_INCLUDE_BOARD_H */
|
||||
|
||||
@@ -5,6 +5,7 @@
|
||||
# You can then do "make savedefconfig" to generate a new defconfig file that includes your
|
||||
# modifications.
|
||||
#
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ADC=y
|
||||
CONFIG_ADC_FIFOSIZE=4
|
||||
CONFIG_ANALOG=y
|
||||
|
||||
@@ -7,6 +7,7 @@
|
||||
#
|
||||
# CONFIG_DISABLE_MQUEUE is not set
|
||||
# CONFIG_DISABLE_PTHREAD is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ADC=y
|
||||
CONFIG_ADC_FIFOSIZE=3
|
||||
CONFIG_ANALOG=y
|
||||
|
||||
@@ -5,6 +5,7 @@
|
||||
# You can then do "make savedefconfig" to generate a new defconfig file that includes your
|
||||
# modifications.
|
||||
#
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="nucleo-f103rb"
|
||||
CONFIG_ARCH_BOARD_NUCLEO_F103RB=y
|
||||
|
||||
@@ -5,6 +5,7 @@
|
||||
# You can then do "make savedefconfig" to generate a new defconfig file that includes your
|
||||
# modifications.
|
||||
#
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="nucleo-f103rb"
|
||||
CONFIG_ARCH_BOARD_NUCLEO_F103RB=y
|
||||
|
||||
@@ -5,6 +5,7 @@
|
||||
# You can then do "make savedefconfig" to generate a new defconfig file that includes your
|
||||
# modifications.
|
||||
#
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="nucleo-f103rb"
|
||||
CONFIG_ARCH_BOARD_COMMON=y
|
||||
|
||||
@@ -211,4 +211,41 @@
|
||||
|
||||
#endif /* CONFIG_BOARD_STM32_IHM07M1 */
|
||||
|
||||
/* Alternate function pin selections (auto-aliased for new pinmap) */
|
||||
|
||||
/* USART2 */
|
||||
|
||||
#define GPIO_USART2_TX GPIO_ADJUST_MODE(GPIO_USART2_TX_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_RX GPIO_USART2_RX_0
|
||||
#define GPIO_USART2_CTS GPIO_USART2_CTS_0
|
||||
#define GPIO_USART2_RTS GPIO_ADJUST_MODE(GPIO_USART2_RTS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_CK GPIO_ADJUST_MODE(GPIO_USART2_CK_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* TIM1 */
|
||||
|
||||
#define GPIO_TIM1_CH1IN GPIO_TIM1_CH1IN_0
|
||||
#define GPIO_TIM1_CH1OUT GPIO_ADJUST_MODE(GPIO_TIM1_CH1OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM1_CH2IN GPIO_TIM1_CH2IN_0
|
||||
#define GPIO_TIM1_CH2OUT GPIO_ADJUST_MODE(GPIO_TIM1_CH2OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM1_CH3IN GPIO_TIM1_CH3IN_0
|
||||
#define GPIO_TIM1_CH3OUT GPIO_ADJUST_MODE(GPIO_TIM1_CH3OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM1_CH4IN GPIO_TIM1_CH4IN_0
|
||||
#define GPIO_TIM1_CH4OUT GPIO_ADJUST_MODE(GPIO_TIM1_CH4OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM1_BKIN GPIO_TIM1_BKIN_0
|
||||
#define GPIO_TIM1_ETR GPIO_TIM1_ETR_0
|
||||
#define GPIO_TIM1_CH1NOUT GPIO_ADJUST_MODE(GPIO_TIM1_CH1NOUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM1_CH2NOUT GPIO_ADJUST_MODE(GPIO_TIM1_CH2NOUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM1_CH3NOUT GPIO_ADJUST_MODE(GPIO_TIM1_CH3NOUT_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* TIM2 */
|
||||
|
||||
#define GPIO_TIM2_CH1IN GPIO_TIM2_CH1IN_0
|
||||
#define GPIO_TIM2_CH1OUT GPIO_ADJUST_MODE(GPIO_TIM2_CH1OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM2_CH2IN GPIO_TIM2_CH2IN_0
|
||||
#define GPIO_TIM2_CH2OUT GPIO_ADJUST_MODE(GPIO_TIM2_CH2OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM2_CH3IN GPIO_TIM2_CH3IN_0
|
||||
#define GPIO_TIM2_CH3OUT GPIO_ADJUST_MODE(GPIO_TIM2_CH3OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM2_CH4IN GPIO_TIM2_CH4IN_0
|
||||
#define GPIO_TIM2_CH4OUT GPIO_ADJUST_MODE(GPIO_TIM2_CH4OUT_0, GPIO_MODE_50MHz)
|
||||
|
||||
#endif /* __BOARDS_ARM_STM32_NUCLEO_F103RB_INCLUDE_BOARD_H */
|
||||
|
||||
@@ -91,9 +91,9 @@ static const uint8_t g_chanlist1[3] =
|
||||
|
||||
static const uint32_t g_pinlist1[3] =
|
||||
{
|
||||
GPIO_ADC123_IN0, /* PA0/A0 */
|
||||
GPIO_ADC123_IN1, /* PA1/A1 */
|
||||
GPIO_ADC12_IN4, /* PA4/A2 */
|
||||
GPIO_ADC123_IN0_0, /* PA0/A0 */
|
||||
GPIO_ADC123_IN1_0, /* PA1/A1 */
|
||||
GPIO_ADC12_IN4_0, /* PA4/A2 */
|
||||
};
|
||||
|
||||
#elif DEV1_PORT == 2
|
||||
@@ -113,9 +113,9 @@ static const uint8_t g_chanlist1[3] =
|
||||
|
||||
static const uint32_t g_pinlist1[3] =
|
||||
{
|
||||
GPIO_ADC12_IN8, /* PB0/A3 */
|
||||
GPIO_ADC123_IN11, /* PC1/A4 */
|
||||
GPIO_ADC123_IN10, /* PC0/A5 */
|
||||
GPIO_ADC12_IN8_0, /* PB0/A3 */
|
||||
GPIO_ADC123_IN11_0, /* PC1/A4 */
|
||||
GPIO_ADC123_IN10_0, /* PC0/A5 */
|
||||
};
|
||||
|
||||
#endif /* DEV1_PORT == 1 */
|
||||
@@ -141,9 +141,9 @@ static const uint8_t g_chanlist2[3] =
|
||||
|
||||
static const uint32_t g_pinlist2[3] =
|
||||
{
|
||||
GPIO_ADC12_IN8, /* PB0/A3 */
|
||||
GPIO_ADC123_IN11, /* PC1/A4 */
|
||||
GPIO_ADC123_IN10, /* PC0/A5 */
|
||||
GPIO_ADC12_IN8_0, /* PB0/A3 */
|
||||
GPIO_ADC123_IN11_0, /* PC1/A4 */
|
||||
GPIO_ADC123_IN10_0, /* PC0/A5 */
|
||||
};
|
||||
|
||||
#endif /* DEV2_PORT == 2 */
|
||||
|
||||
@@ -104,17 +104,17 @@ static uint8_t g_adc1_chan[] =
|
||||
static uint32_t g_adc1_pins[] =
|
||||
{
|
||||
#ifdef CONFIG_BOARD_STM32_IHM07M1_VBUS
|
||||
GPIO_ADC123_IN1,
|
||||
GPIO_ADC123_IN1_0,
|
||||
#endif
|
||||
#ifdef CONFIG_BOARD_STM32_IHM07M1_POT
|
||||
GPIO_ADC12_IN9,
|
||||
GPIO_ADC12_IN9_0,
|
||||
#endif
|
||||
GPIO_ADC123_IN0,
|
||||
GPIO_ADC123_IN0_0,
|
||||
#if CONFIG_MOTOR_FOC_SHUNTS > 1
|
||||
GPIO_ADC123_IN11,
|
||||
GPIO_ADC123_IN11_0,
|
||||
#endif
|
||||
#if CONFIG_MOTOR_FOC_SHUNTS > 2
|
||||
GPIO_ADC123_IN10,
|
||||
GPIO_ADC123_IN10_0,
|
||||
#endif
|
||||
};
|
||||
|
||||
|
||||
@@ -10,6 +10,7 @@
|
||||
# CONFIG_NSH_ARGCAT is not set
|
||||
# CONFIG_NSH_DISABLE_IFCONFIG is not set
|
||||
# CONFIG_NSH_DISABLE_PS is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="olimex-stm32-p107"
|
||||
CONFIG_ARCH_BOARD_OLIMEX_STM32P107=y
|
||||
|
||||
@@ -101,4 +101,45 @@
|
||||
# define STM32_PLL_PLL3MUL RCC_CFGR2_PLL3MULx10 /* MCO 5MHz * 10 = 50MHz */
|
||||
#endif
|
||||
|
||||
/* Alternate function pin selections (auto-aliased for new pinmap) */
|
||||
|
||||
/* USART2 */
|
||||
|
||||
#define GPIO_USART2_TX GPIO_ADJUST_MODE(GPIO_USART2_TX_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_RX GPIO_USART2_RX_0
|
||||
#define GPIO_USART2_CTS GPIO_USART2_CTS_0
|
||||
#define GPIO_USART2_RTS GPIO_ADJUST_MODE(GPIO_USART2_RTS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_CK GPIO_ADJUST_MODE(GPIO_USART2_CK_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* MCO */
|
||||
|
||||
#define GPIO_MCO GPIO_ADJUST_MODE(GPIO_MCO_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* Ethernet (MII/RMII) */
|
||||
|
||||
#define GPIO_ETH_MDC GPIO_ADJUST_MODE(GPIO_ETH_MDC_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MDIO GPIO_ADJUST_MODE(GPIO_ETH_MDIO_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_COL GPIO_ETH_MII_COL_0
|
||||
#define GPIO_ETH_MII_CRS GPIO_ETH_MII_CRS_0
|
||||
#define GPIO_ETH_MII_RX_CLK GPIO_ETH_MII_RX_CLK_0
|
||||
#define GPIO_ETH_MII_RXD0 GPIO_ETH_MII_RXD0_0
|
||||
#define GPIO_ETH_MII_RXD1 GPIO_ETH_MII_RXD1_0
|
||||
#define GPIO_ETH_MII_RXD2 GPIO_ETH_MII_RXD2_0
|
||||
#define GPIO_ETH_MII_RXD3 GPIO_ETH_MII_RXD3_0
|
||||
#define GPIO_ETH_MII_RX_DV GPIO_ETH_MII_RX_DV_0
|
||||
#define GPIO_ETH_MII_RX_ER GPIO_ETH_MII_RX_ER_0
|
||||
#define GPIO_ETH_MII_TX_CLK GPIO_ETH_MII_TX_CLK_0
|
||||
#define GPIO_ETH_MII_TXD0 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TXD1 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TXD2 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD2_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TXD3 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD3_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TX_EN GPIO_ADJUST_MODE(GPIO_ETH_MII_TX_EN_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_RMII_CRS_DV GPIO_ETH_RMII_CRS_DV_0
|
||||
#define GPIO_ETH_RMII_REF_CLK GPIO_ETH_RMII_REF_CLK_0
|
||||
#define GPIO_ETH_RMII_RXD0 GPIO_ETH_RMII_RXD0_0
|
||||
#define GPIO_ETH_RMII_RXD1 GPIO_ETH_RMII_RXD1_0
|
||||
#define GPIO_ETH_RMII_TXD0 GPIO_ADJUST_MODE(GPIO_ETH_RMII_TXD0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_RMII_TXD1 GPIO_ADJUST_MODE(GPIO_ETH_RMII_TXD1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_RMII_TX_EN GPIO_ADJUST_MODE(GPIO_ETH_RMII_TX_EN_0, GPIO_MODE_50MHz)
|
||||
|
||||
#endif /* __BOARDS_ARM_STM32_OLIMEX_STM32_P107_INCLUDE_BOARD_H */
|
||||
|
||||
@@ -8,6 +8,7 @@
|
||||
# CONFIG_NSH_DISABLE_IFCONFIG is not set
|
||||
# CONFIG_NSH_DISABLE_PS is not set
|
||||
# CONFIG_SPI_CALLBACK is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="shenzhou"
|
||||
CONFIG_ARCH_BOARD_SHENZHOU=y
|
||||
|
||||
@@ -12,6 +12,7 @@
|
||||
# CONFIG_NXTK_DEFAULT_BORDERCOLORS is not set
|
||||
# CONFIG_NX_DISABLE_16BPP is not set
|
||||
# CONFIG_NX_PACKEDMSFIRST is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ADS7843E_SPIDEV=3
|
||||
CONFIG_ADS7843E_SWAPXY=y
|
||||
CONFIG_ADS7843E_THRESHX=39
|
||||
|
||||
@@ -7,6 +7,7 @@
|
||||
#
|
||||
# CONFIG_NSH_DISABLE_IFCONFIG is not set
|
||||
# CONFIG_NSH_DISABLE_PS is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="shenzhou"
|
||||
CONFIG_ARCH_BOARD_SHENZHOU=y
|
||||
|
||||
@@ -404,4 +404,60 @@ const char *stm32_getchipid_string(void);
|
||||
#endif
|
||||
|
||||
#endif /* __ASSEMBLY__ */
|
||||
|
||||
/* Alternate function pin selections (auto-aliased for new pinmap) */
|
||||
|
||||
/* USART2 */
|
||||
|
||||
#define GPIO_USART2_TX GPIO_ADJUST_MODE(GPIO_USART2_TX_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_RX GPIO_USART2_RX_0
|
||||
#define GPIO_USART2_CTS GPIO_USART2_CTS_0
|
||||
#define GPIO_USART2_RTS GPIO_ADJUST_MODE(GPIO_USART2_RTS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_CK GPIO_ADJUST_MODE(GPIO_USART2_CK_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* SPI1 */
|
||||
|
||||
#define GPIO_SPI1_NSS GPIO_ADJUST_MODE(GPIO_SPI1_NSS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_SCK GPIO_ADJUST_MODE(GPIO_SPI1_SCK_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_MISO GPIO_ADJUST_MODE(GPIO_SPI1_MISO_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_MOSI GPIO_ADJUST_MODE(GPIO_SPI1_MOSI_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* SPI3 */
|
||||
|
||||
#define GPIO_SPI3_NSS GPIO_ADJUST_MODE(GPIO_SPI3_NSS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI3_SCK GPIO_ADJUST_MODE(GPIO_SPI3_SCK_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI3_MISO GPIO_ADJUST_MODE(GPIO_SPI3_MISO_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI3_MOSI GPIO_ADJUST_MODE(GPIO_SPI3_MOSI_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* MCO */
|
||||
|
||||
#define GPIO_MCO GPIO_ADJUST_MODE(GPIO_MCO_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* Ethernet (MII/RMII) */
|
||||
|
||||
#define GPIO_ETH_MDC GPIO_ADJUST_MODE(GPIO_ETH_MDC_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MDIO GPIO_ADJUST_MODE(GPIO_ETH_MDIO_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_COL GPIO_ETH_MII_COL_0
|
||||
#define GPIO_ETH_MII_CRS GPIO_ETH_MII_CRS_0
|
||||
#define GPIO_ETH_MII_RX_CLK GPIO_ETH_MII_RX_CLK_0
|
||||
#define GPIO_ETH_MII_RXD0 GPIO_ETH_MII_RXD0_0
|
||||
#define GPIO_ETH_MII_RXD1 GPIO_ETH_MII_RXD1_0
|
||||
#define GPIO_ETH_MII_RXD2 GPIO_ETH_MII_RXD2_0
|
||||
#define GPIO_ETH_MII_RXD3 GPIO_ETH_MII_RXD3_0
|
||||
#define GPIO_ETH_MII_RX_DV GPIO_ETH_MII_RX_DV_0
|
||||
#define GPIO_ETH_MII_RX_ER GPIO_ETH_MII_RX_ER_0
|
||||
#define GPIO_ETH_MII_TX_CLK GPIO_ETH_MII_TX_CLK_0
|
||||
#define GPIO_ETH_MII_TXD0 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TXD1 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TXD2 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD2_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TXD3 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD3_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TX_EN GPIO_ADJUST_MODE(GPIO_ETH_MII_TX_EN_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_RMII_CRS_DV GPIO_ETH_RMII_CRS_DV_0
|
||||
#define GPIO_ETH_RMII_REF_CLK GPIO_ETH_RMII_REF_CLK_0
|
||||
#define GPIO_ETH_RMII_RXD0 GPIO_ETH_RMII_RXD0_0
|
||||
#define GPIO_ETH_RMII_RXD1 GPIO_ETH_RMII_RXD1_0
|
||||
#define GPIO_ETH_RMII_TXD0 GPIO_ADJUST_MODE(GPIO_ETH_RMII_TXD0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_RMII_TXD1 GPIO_ADJUST_MODE(GPIO_ETH_RMII_TXD1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_RMII_TX_EN GPIO_ADJUST_MODE(GPIO_ETH_RMII_TX_EN_0, GPIO_MODE_50MHz)
|
||||
|
||||
#endif /* __BOARDS_ARM_STM32_SHENZHOU_INCLUDE_BOARD_H */
|
||||
|
||||
@@ -7,6 +7,7 @@
|
||||
#
|
||||
# CONFIG_MMCSD_HAVE_CARDDETECT is not set
|
||||
# CONFIG_MMCSD_MMCSUPPORT is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="stm3210e-eval"
|
||||
CONFIG_ARCH_BOARD_STM3210E_EVAL=y
|
||||
|
||||
@@ -9,6 +9,7 @@
|
||||
# CONFIG_MMCSD_MMCSUPPORT is not set
|
||||
# CONFIG_NSH_DISABLE_IFCONFIG is not set
|
||||
# CONFIG_NSH_DISABLE_PS is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="stm3210e-eval"
|
||||
CONFIG_ARCH_BOARD_STM3210E_EVAL=y
|
||||
|
||||
@@ -18,6 +18,7 @@
|
||||
# CONFIG_NX_DISABLE_16BPP is not set
|
||||
# CONFIG_NX_PACKEDMSFIRST is not set
|
||||
# CONFIG_NX_WRITEONLY is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="stm3210e-eval"
|
||||
CONFIG_ARCH_BOARD_STM3210E_EVAL=y
|
||||
|
||||
@@ -12,6 +12,7 @@
|
||||
# CONFIG_NX_DISABLE_16BPP is not set
|
||||
# CONFIG_NX_PACKEDMSFIRST is not set
|
||||
# CONFIG_NX_WRITEONLY is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="stm3210e-eval"
|
||||
CONFIG_ARCH_BOARD_STM3210E_EVAL=y
|
||||
|
||||
@@ -12,6 +12,7 @@
|
||||
# CONFIG_NX_DISABLE_16BPP is not set
|
||||
# CONFIG_NX_PACKEDMSFIRST is not set
|
||||
# CONFIG_NX_WRITEONLY is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="stm3210e-eval"
|
||||
CONFIG_ARCH_BOARD_STM3210E_EVAL=y
|
||||
|
||||
@@ -16,6 +16,7 @@
|
||||
# CONFIG_NX_DISABLE_16BPP is not set
|
||||
# CONFIG_NX_PACKEDMSFIRST is not set
|
||||
# CONFIG_NX_WRITEONLY is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="stm3210e-eval"
|
||||
CONFIG_ARCH_BOARD_STM3210E_EVAL=y
|
||||
|
||||
@@ -7,6 +7,7 @@
|
||||
#
|
||||
# CONFIG_MMCSD_HAVE_CARDDETECT is not set
|
||||
# CONFIG_MMCSD_MMCSUPPORT is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="stm3210e-eval"
|
||||
CONFIG_ARCH_BOARD_STM3210E_EVAL=y
|
||||
|
||||
@@ -5,6 +5,7 @@
|
||||
# You can then do "make savedefconfig" to generate a new defconfig file that includes your
|
||||
# modifications.
|
||||
#
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="stm3210e-eval"
|
||||
CONFIG_ARCH_BOARD_STM3210E_EVAL=y
|
||||
|
||||
@@ -292,4 +292,111 @@ int stm32_lm75attach(xcpt_t irqhandler, void *arg);
|
||||
#endif
|
||||
|
||||
#endif /* __ASSEMBLY__ */
|
||||
|
||||
/* Alternate function pin selections (auto-aliased for new pinmap) */
|
||||
|
||||
/* USART1 */
|
||||
|
||||
#define GPIO_USART1_TX GPIO_ADJUST_MODE(GPIO_USART1_TX_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART1_RX GPIO_USART1_RX_0
|
||||
|
||||
/* USART2 */
|
||||
|
||||
#define GPIO_USART2_TX GPIO_ADJUST_MODE(GPIO_USART2_TX_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_RX GPIO_USART2_RX_0
|
||||
#define GPIO_USART2_CTS GPIO_USART2_CTS_0
|
||||
#define GPIO_USART2_RTS GPIO_ADJUST_MODE(GPIO_USART2_RTS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_CK GPIO_ADJUST_MODE(GPIO_USART2_CK_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* I2C1 */
|
||||
|
||||
#define GPIO_I2C1_SCL GPIO_ADJUST_MODE(GPIO_I2C1_SCL_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_I2C1_SDA GPIO_ADJUST_MODE(GPIO_I2C1_SDA_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* SPI1 */
|
||||
|
||||
#define GPIO_SPI1_NSS GPIO_ADJUST_MODE(GPIO_SPI1_NSS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_SCK GPIO_ADJUST_MODE(GPIO_SPI1_SCK_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_MISO GPIO_ADJUST_MODE(GPIO_SPI1_MISO_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_MOSI GPIO_ADJUST_MODE(GPIO_SPI1_MOSI_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* USB */
|
||||
|
||||
#define GPIO_USB_DM GPIO_USB_DM_0
|
||||
#define GPIO_USB_DP GPIO_USB_DP_0
|
||||
|
||||
/* SDIO */
|
||||
|
||||
#define GPIO_SDIO_CK GPIO_ADJUST_MODE(GPIO_SDIO_CK_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_CMD GPIO_ADJUST_MODE(GPIO_SDIO_CMD_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_D0 GPIO_ADJUST_MODE(GPIO_SDIO_D0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_D1 GPIO_ADJUST_MODE(GPIO_SDIO_D1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_D2 GPIO_ADJUST_MODE(GPIO_SDIO_D2_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SDIO_D3 GPIO_ADJUST_MODE(GPIO_SDIO_D3_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* TIM1 */
|
||||
|
||||
#define GPIO_TIM1_CH1IN GPIO_TIM1_CH1IN_0
|
||||
#define GPIO_TIM1_CH1OUT GPIO_ADJUST_MODE(GPIO_TIM1_CH1OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM1_CH2IN GPIO_TIM1_CH2IN_0
|
||||
#define GPIO_TIM1_CH2OUT GPIO_ADJUST_MODE(GPIO_TIM1_CH2OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM1_CH3IN GPIO_TIM1_CH3IN_0
|
||||
#define GPIO_TIM1_CH3OUT GPIO_ADJUST_MODE(GPIO_TIM1_CH3OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM1_CH4IN GPIO_TIM1_CH4IN_0
|
||||
#define GPIO_TIM1_CH4OUT GPIO_ADJUST_MODE(GPIO_TIM1_CH4OUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM1_BKIN GPIO_TIM1_BKIN_0
|
||||
#define GPIO_TIM1_ETR GPIO_TIM1_ETR_0
|
||||
#define GPIO_TIM1_CH1NOUT GPIO_ADJUST_MODE(GPIO_TIM1_CH1NOUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM1_CH2NOUT GPIO_ADJUST_MODE(GPIO_TIM1_CH2NOUT_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_TIM1_CH3NOUT GPIO_ADJUST_MODE(GPIO_TIM1_CH3NOUT_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* FSMC NPS pins (used by board srcs) */
|
||||
|
||||
#define GPIO_NPS_A0 GPIO_ADJUST_MODE(GPIO_NPS_A0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A1 GPIO_ADJUST_MODE(GPIO_NPS_A1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A10 GPIO_ADJUST_MODE(GPIO_NPS_A10_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A11 GPIO_ADJUST_MODE(GPIO_NPS_A11_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A12 GPIO_ADJUST_MODE(GPIO_NPS_A12_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A13 GPIO_ADJUST_MODE(GPIO_NPS_A13_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A14 GPIO_ADJUST_MODE(GPIO_NPS_A14_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A15 GPIO_ADJUST_MODE(GPIO_NPS_A15_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A16 GPIO_ADJUST_MODE(GPIO_NPS_A16_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A17 GPIO_ADJUST_MODE(GPIO_NPS_A17_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A18 GPIO_ADJUST_MODE(GPIO_NPS_A18_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A19 GPIO_ADJUST_MODE(GPIO_NPS_A19_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A2 GPIO_ADJUST_MODE(GPIO_NPS_A2_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A20 GPIO_ADJUST_MODE(GPIO_NPS_A20_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A21 GPIO_ADJUST_MODE(GPIO_NPS_A21_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A22 GPIO_ADJUST_MODE(GPIO_NPS_A22_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A3 GPIO_ADJUST_MODE(GPIO_NPS_A3_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A4 GPIO_ADJUST_MODE(GPIO_NPS_A4_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A5 GPIO_ADJUST_MODE(GPIO_NPS_A5_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A6 GPIO_ADJUST_MODE(GPIO_NPS_A6_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A7 GPIO_ADJUST_MODE(GPIO_NPS_A7_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A8 GPIO_ADJUST_MODE(GPIO_NPS_A8_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_A9 GPIO_ADJUST_MODE(GPIO_NPS_A9_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D0 GPIO_ADJUST_MODE(GPIO_NPS_D0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D1 GPIO_ADJUST_MODE(GPIO_NPS_D1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D10 GPIO_ADJUST_MODE(GPIO_NPS_D10_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D11 GPIO_ADJUST_MODE(GPIO_NPS_D11_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D12 GPIO_ADJUST_MODE(GPIO_NPS_D12_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D13 GPIO_ADJUST_MODE(GPIO_NPS_D13_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D14 GPIO_ADJUST_MODE(GPIO_NPS_D14_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D15 GPIO_ADJUST_MODE(GPIO_NPS_D15_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D2 GPIO_ADJUST_MODE(GPIO_NPS_D2_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D3 GPIO_ADJUST_MODE(GPIO_NPS_D3_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D4 GPIO_ADJUST_MODE(GPIO_NPS_D4_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D5 GPIO_ADJUST_MODE(GPIO_NPS_D5_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D6 GPIO_ADJUST_MODE(GPIO_NPS_D6_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D7 GPIO_ADJUST_MODE(GPIO_NPS_D7_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D8 GPIO_ADJUST_MODE(GPIO_NPS_D8_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_D9 GPIO_ADJUST_MODE(GPIO_NPS_D9_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_NBL0 GPIO_ADJUST_MODE(GPIO_NPS_NBL0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_NBL1 GPIO_ADJUST_MODE(GPIO_NPS_NBL1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_NE2 GPIO_ADJUST_MODE(GPIO_NPS_NE2_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_NE3 GPIO_ADJUST_MODE(GPIO_NPS_NE3_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_NE4 GPIO_ADJUST_MODE(GPIO_NPS_NE4_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_NOE GPIO_ADJUST_MODE(GPIO_NPS_NOE_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_NPS_NWE GPIO_ADJUST_MODE(GPIO_NPS_NWE_0, GPIO_MODE_50MHz)
|
||||
|
||||
#endif /* __BOARDS_ARM_STM32_STM3210E_EVAL_INCLUDE_BOARD_H */
|
||||
|
||||
@@ -32,6 +32,7 @@
|
||||
#include "chip.h"
|
||||
#include "arm_internal.h"
|
||||
#include "stm32.h"
|
||||
#include <arch/board/board.h>
|
||||
#include "stm3210e-eval.h"
|
||||
|
||||
#ifdef CONFIG_STM32_FSMC
|
||||
|
||||
@@ -32,6 +32,7 @@
|
||||
#include "chip.h"
|
||||
#include "arm_internal.h"
|
||||
#include "stm32.h"
|
||||
#include <arch/board/board.h>
|
||||
#include "stm3210e-eval.h"
|
||||
|
||||
#ifdef CONFIG_STM32_FSMC
|
||||
|
||||
@@ -32,6 +32,7 @@
|
||||
#include "chip.h"
|
||||
#include "arm_internal.h"
|
||||
#include "stm32.h"
|
||||
#include <arch/board/board.h>
|
||||
#include "stm3210e-eval.h"
|
||||
|
||||
#ifdef CONFIG_STM32_FSMC
|
||||
|
||||
@@ -16,6 +16,7 @@
|
||||
# CONFIG_NSH_DISABLE_PUT is not set
|
||||
# CONFIG_NSH_DISABLE_WGET is not set
|
||||
# CONFIG_NSH_DISABLE_XD is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="stm32_tiny"
|
||||
CONFIG_ARCH_BOARD_COMMON=y
|
||||
|
||||
@@ -18,6 +18,7 @@
|
||||
# CONFIG_NSH_DISABLE_PUT is not set
|
||||
# CONFIG_NSH_DISABLE_WGET is not set
|
||||
# CONFIG_NSH_DISABLE_XD is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ARCH="arm"
|
||||
CONFIG_ARCH_BOARD="stm32_tiny"
|
||||
CONFIG_ARCH_BOARD_STM32_TINY=y
|
||||
|
||||
@@ -160,4 +160,23 @@
|
||||
#define BOARD_NRF24L01_GPIO_CE GPIO_NRF24L01_CE
|
||||
#define BOARD_NRF24L01_GPIO_IRQ GPIO_NRF24L01_IRQ
|
||||
|
||||
/* Alternate function pin selections (auto-aliased for new pinmap) */
|
||||
|
||||
/* USART1 */
|
||||
|
||||
#define GPIO_USART1_TX GPIO_ADJUST_MODE(GPIO_USART1_TX_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART1_RX GPIO_USART1_RX_0
|
||||
|
||||
/* SPI2 */
|
||||
|
||||
#define GPIO_SPI2_NSS GPIO_ADJUST_MODE(GPIO_SPI2_NSS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI2_SCK GPIO_ADJUST_MODE(GPIO_SPI2_SCK_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI2_MISO GPIO_ADJUST_MODE(GPIO_SPI2_MISO_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI2_MOSI GPIO_ADJUST_MODE(GPIO_SPI2_MOSI_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* USB */
|
||||
|
||||
#define GPIO_USB_DM GPIO_USB_DM_0
|
||||
#define GPIO_USB_DP GPIO_USB_DP_0
|
||||
|
||||
#endif /* __ARCH_ARM_STM32_STM32_TINY_INCLUDE_BOARD_H */
|
||||
|
||||
@@ -9,6 +9,7 @@
|
||||
# CONFIG_MMCSD_MMCSUPPORT is not set
|
||||
# CONFIG_NSH_ARGCAT is not set
|
||||
# CONFIG_NSH_DISABLE_LOSMART is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ADC=y
|
||||
CONFIG_ANALOG=y
|
||||
CONFIG_ARCH="arm"
|
||||
|
||||
@@ -10,6 +10,7 @@
|
||||
# CONFIG_NSH_ARGCAT is not set
|
||||
# CONFIG_NSH_DISABLE_LOSMART is not set
|
||||
# CONFIG_STM32_AUTONEG is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ADC=y
|
||||
CONFIG_ANALOG=y
|
||||
CONFIG_ARCH="arm"
|
||||
|
||||
@@ -9,6 +9,7 @@
|
||||
# CONFIG_MMCSD_MMCSUPPORT is not set
|
||||
# CONFIG_NSH_ARGCAT is not set
|
||||
# CONFIG_NSH_DISABLE_LOSMART is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ADC=y
|
||||
CONFIG_ANALOG=y
|
||||
CONFIG_ARCH="arm"
|
||||
|
||||
@@ -9,6 +9,7 @@
|
||||
# CONFIG_MMCSD_MMCSUPPORT is not set
|
||||
# CONFIG_NSH_ARGCAT is not set
|
||||
# CONFIG_NSH_DISABLE_LOSMART is not set
|
||||
# CONFIG_STM32_USE_LEGACY_PINMAP is not set
|
||||
CONFIG_ADC=y
|
||||
CONFIG_ANALOG=y
|
||||
CONFIG_ARCH="arm"
|
||||
|
||||
@@ -155,4 +155,65 @@
|
||||
# error "CONFIG_STM32_SPI2 is not supported"
|
||||
#endif
|
||||
|
||||
/* Alternate function pin selections (auto-aliased for new pinmap) */
|
||||
|
||||
/* USART2 */
|
||||
|
||||
#define GPIO_USART2_TX GPIO_ADJUST_MODE(GPIO_USART2_TX_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_RX GPIO_USART2_RX_0
|
||||
#define GPIO_USART2_CTS GPIO_USART2_CTS_0
|
||||
#define GPIO_USART2_RTS GPIO_ADJUST_MODE(GPIO_USART2_RTS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_USART2_CK GPIO_ADJUST_MODE(GPIO_USART2_CK_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* SPI1 */
|
||||
|
||||
#define GPIO_SPI1_NSS GPIO_ADJUST_MODE(GPIO_SPI1_NSS_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_SCK GPIO_ADJUST_MODE(GPIO_SPI1_SCK_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_MISO GPIO_ADJUST_MODE(GPIO_SPI1_MISO_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_SPI1_MOSI GPIO_ADJUST_MODE(GPIO_SPI1_MOSI_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* USB */
|
||||
|
||||
#define GPIO_USB_DM GPIO_USB_DM_0
|
||||
#define GPIO_USB_DP GPIO_USB_DP_0
|
||||
|
||||
/* MCO */
|
||||
|
||||
#define GPIO_MCO GPIO_ADJUST_MODE(GPIO_MCO_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* Ethernet (MII/RMII) */
|
||||
|
||||
#define GPIO_ETH_MDC GPIO_ADJUST_MODE(GPIO_ETH_MDC_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MDIO GPIO_ADJUST_MODE(GPIO_ETH_MDIO_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_COL GPIO_ETH_MII_COL_0
|
||||
#define GPIO_ETH_MII_CRS GPIO_ETH_MII_CRS_0
|
||||
#define GPIO_ETH_MII_RX_CLK GPIO_ETH_MII_RX_CLK_0
|
||||
#define GPIO_ETH_MII_RXD0 GPIO_ETH_MII_RXD0_0
|
||||
#define GPIO_ETH_MII_RXD1 GPIO_ETH_MII_RXD1_0
|
||||
#define GPIO_ETH_MII_RXD2 GPIO_ETH_MII_RXD2_0
|
||||
#define GPIO_ETH_MII_RXD3 GPIO_ETH_MII_RXD3_0
|
||||
#define GPIO_ETH_MII_RX_DV GPIO_ETH_MII_RX_DV_0
|
||||
#define GPIO_ETH_MII_RX_ER GPIO_ETH_MII_RX_ER_0
|
||||
#define GPIO_ETH_MII_TX_CLK GPIO_ETH_MII_TX_CLK_0
|
||||
#define GPIO_ETH_MII_TXD0 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TXD1 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TXD2 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD2_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TXD3 GPIO_ADJUST_MODE(GPIO_ETH_MII_TXD3_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_MII_TX_EN GPIO_ADJUST_MODE(GPIO_ETH_MII_TX_EN_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_RMII_CRS_DV GPIO_ETH_RMII_CRS_DV_0
|
||||
#define GPIO_ETH_RMII_REF_CLK GPIO_ETH_RMII_REF_CLK_0
|
||||
#define GPIO_ETH_RMII_RXD0 GPIO_ETH_RMII_RXD0_0
|
||||
#define GPIO_ETH_RMII_RXD1 GPIO_ETH_RMII_RXD1_0
|
||||
#define GPIO_ETH_RMII_TXD0 GPIO_ADJUST_MODE(GPIO_ETH_RMII_TXD0_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_RMII_TXD1 GPIO_ADJUST_MODE(GPIO_ETH_RMII_TXD1_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_ETH_RMII_TX_EN GPIO_ADJUST_MODE(GPIO_ETH_RMII_TX_EN_0, GPIO_MODE_50MHz)
|
||||
|
||||
/* USB OTG FS */
|
||||
|
||||
#define GPIO_OTGFS_DM GPIO_ADJUST_MODE(GPIO_OTGFS_DM_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_OTGFS_DP GPIO_ADJUST_MODE(GPIO_OTGFS_DP_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_OTGFS_ID GPIO_ADJUST_MODE(GPIO_OTGFS_ID_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_OTGFS_SOF GPIO_ADJUST_MODE(GPIO_OTGFS_SOF_0, GPIO_MODE_50MHz)
|
||||
#define GPIO_OTGFS_VBUS GPIO_OTGFS_VBUS_0
|
||||
|
||||
#endif /* __BOARDS_ARM_STM32_STM32_BUTTERFLY2_INCLUDE_BOARD_H */
|
||||
|
||||
Some files were not shown because too many files have changed in this diff Show More
Reference in New Issue
Block a user