mirror of
https://github.com/apache/nuttx.git
synced 2026-06-06 16:50:55 +08:00
Add SAM4L GPIO driver
This commit is contained in:
Gregory Nutt
@@ -4894,3 +4894,6 @@
|
||||
* nuttx/arch/arm/src/sam34/sam4l_gpio.h: Created GPIO driver
|
||||
header file for the SAM4L. Also renamed the SAM3U header
|
||||
file to sam3u_gpio.h (2013-6-4).
|
||||
* nuttx/arch/arm/src/sam34/sam4l_gpio.c: Created GPIO driver for
|
||||
the SAM4L (2013-6-4).
|
||||
|
||||
|
||||
@@ -78,11 +78,17 @@ endif
|
||||
|
||||
CHIP_ASRCS =
|
||||
CHIP_CSRCS = sam_allocateheap.c sam_clockconfig.c sam_gpioirq.c
|
||||
CHIP_CSRCS += sam_irq.c sam_lowputc.c sam_gpio.c sam_serial.c
|
||||
CHIP_CSRCS += sam_start.c sam_timerisr.c
|
||||
CHIP_CSRCS += sam_irq.c sam_lowputc.c sam_serial.c sam_start.c
|
||||
CHIP_CSRCS += sam_timerisr.c
|
||||
|
||||
# Configuration-dependent SAM3/4 files
|
||||
|
||||
ifeq ($(CONFIG_ARCH_CHIP_SAM4L),y)
|
||||
CHIP_CSRCS += sam4l_gpio.c
|
||||
else
|
||||
CHIP_CSRCS += sam3u_gpio.c
|
||||
endif
|
||||
|
||||
ifeq ($(CONFIG_NUTTX_KERNEL),y)
|
||||
CHIP_CSRCS += sam_userspace.c sam_mpuinit.c
|
||||
endif
|
||||
|
||||
@@ -58,10 +58,10 @@
|
||||
|
||||
/* {PMR2, PMR1, PMR0} Selected Peripheral Function
|
||||
*
|
||||
* 000 GPIO 100 D
|
||||
* 001 A 101 E
|
||||
* 010 B 110 F
|
||||
* 011 C 111 G
|
||||
* 000 A 100 E
|
||||
* 001 B 101 F
|
||||
* 010 C 110 G
|
||||
* 011 D 111 H
|
||||
*
|
||||
* NOTE: Labeling in the data sheet is inconsistent. In the pin multiplexing table,
|
||||
* It shows GPIO functions A-G with 000 apparently corresponding to the GPIO. In the
|
||||
@@ -96,11 +96,7 @@
|
||||
|
||||
/* Pin Value Register Read (4 registers)*/
|
||||
|
||||
#define SAM_GPIO_PVR_OFFSET(n) (0x0060 + (((n) & ~31) >> 3))
|
||||
#define SAM_GPIO_PVR0_OFFSET 0x0060 /* Pin Value Register 0 Read*/
|
||||
#define SAM_GPIO_PVR1_OFFSET 0x0064 /* Pin Value Register 1 Read*/
|
||||
#define SAM_GPIO_PVR2_OFFSET 0x0068 /* Pin Value Register 2 Read*/
|
||||
#define SAM_GPIO_PVR3_OFFSET 0x006c /* Pin Value Register 3 Read*/
|
||||
#define SAM_GPIO_PVR_OFFSET 0x0060 /* Pin Value Register Read */
|
||||
|
||||
/* {PUER, PDER} Selected Function
|
||||
*
|
||||
@@ -150,17 +146,13 @@
|
||||
|
||||
/* Interrupt Flag Register Read (2 registers)*/
|
||||
|
||||
#define SAM_GPIO_IFR_OFFSET(n) (0x00d0 + (((n) & ~31) >> 3))
|
||||
#define SAM_GPIO_IFR0_OFFSET 0x00d0 /* Interrupt Flag Register 0 Read */
|
||||
#define SAM_GPIO_IFR1_OFFSET 0x00d4 /* Interrupt Flag Register 0 Read */
|
||||
#define SAM_GPIO_IFR_OFFSET 0x00d0 /* Interrupt Flag Register 0 Read */
|
||||
|
||||
/* Interrupt Flag Register Clear (2 registers)*/
|
||||
|
||||
#define SAM_GPIO_IFRC_OFFSET(n) (0x00d8 + (((n) & ~31) >> 3))
|
||||
#define SAM_GPIO_IFRC0_OFFSET 0x00d8 /* Interrupt Flag Register 0 Clear */
|
||||
#define SAM_GPIO_IFRC1_OFFSET 0x00dc /* Interrupt Flag Register 1 Clear */
|
||||
#define SAM_GPIO_IFRC _OFFSET 0x00d8 /* Interrupt Flag Register 0 Clear */
|
||||
|
||||
/* {ODCR1, ODCR0} Interrupt Mode
|
||||
/* {ODCR1, ODCR0} Output drive strength
|
||||
*
|
||||
* 00 Lowest drive strength
|
||||
* 01 ...
|
||||
@@ -230,11 +222,7 @@
|
||||
|
||||
/* Pin Value Register Read (4 registers)*/
|
||||
|
||||
#define SAM_GPIO_PVR(n) (SAM_GPIO_BASE+SAM_GPIO_PVR_OFFSET(n))
|
||||
#define SAM_GPIO_PVR0 (SAM_GPIO_BASE+SAM_GPIO_PVR0_OFFSET)
|
||||
#define SAM_GPIO_PVR1 (SAM_GPIO_BASE+SAM_GPIO_PVR1_OFFSET)
|
||||
#define SAM_GPIO_PVR2 (SAM_GPIO_BASE+SAM_GPIO_PVR2_OFFSET)
|
||||
#define SAM_GPIO_PVR3 (SAM_GPIO_BASE+SAM_GPIO_PVR3_OFFSET)
|
||||
#define SAM_GPIO_PVR (SAM_GPIO_BASE+SAM_GPIO_PVR_OFFSET)
|
||||
|
||||
#define SAM_GPIO_PUER (SAM_GPIO_BASE+SAM_GPIO_PUER_OFFSET)
|
||||
#define SAM_GPIO_PUERS (SAM_GPIO_BASE+SAM_GPIO_PUERS_OFFSET)
|
||||
@@ -266,17 +254,13 @@
|
||||
#define SAM_GPIO_GFERC (SAM_GPIO_BASE+SAM_GPIO_GFERC_OFFSET)
|
||||
#define SAM_GPIO_GFERT (SAM_GPIO_BASE+SAM_GPIO_GFERT_OFFSET)
|
||||
|
||||
/* Interrupt Flag Register Read (2 registers)*/
|
||||
/* Interrupt Flag Register Read */
|
||||
|
||||
#define SAM_GPIO_IFR(n) (SAM_GPIO_BASE+SAM_GPIO_IFR_OFFSET(n))
|
||||
#define SAM_GPIO_IFR0 (SAM_GPIO_BASE+SAM_GPIO_IFR0_OFFSET)
|
||||
#define SAM_GPIO_IFR1 (SAM_GPIO_BASE+SAM_GPIO_IFR1_OFFSET)
|
||||
#define SAM_GPIO_IFR (SAM_GPIO_BASE+SAM_GPIO_IFR_OFFSET)
|
||||
|
||||
/* Interrupt Flag Register Clear (2 registers)*/
|
||||
/* Interrupt Flag Register Clear */
|
||||
|
||||
#define SAM_GPIO_IFRC(n) (SAM_GPIO_BASE+SAM_GPIO_IFRC_OFFSET(n))
|
||||
#define SAM_GPIO_IFRC0 (SAM_GPIO_BASE+SAM_GPIO_IFRC0_OFFSET)
|
||||
#define SAM_GPIO_IFRC1 (SAM_GPIO_BASE+SAM_GPIO_IFRC1_OFFSET)
|
||||
#define SAM_GPIO_IFRC (SAM_GPIO_BASE+SAM_GPIO_IFRC_OFFSET)
|
||||
|
||||
#define SAM_GPIO_ODCR0 (SAM_GPIO_BASE+SAM_GPIO_ODCR0_OFFSET)
|
||||
#define SAM_GPIO_ODCR0S (SAM_GPIO_BASE+SAM_GPIO_ODCR0S_OFFSET)
|
||||
|
||||
@@ -1,5 +1,5 @@
|
||||
/****************************************************************************
|
||||
* arch/arm/src/sam34/sam_gpio.c
|
||||
* arch/arm/src/sam34/sam3u_gpio.c
|
||||
*
|
||||
* Copyright (C) 2010, 2013 Gregory Nutt. All rights reserved.
|
||||
* Author: Gregory Nutt <gnutt@nuttx.org>
|
||||
File diff suppressed because it is too large
Load Diff
@@ -137,14 +137,14 @@
|
||||
* Peripheral: MM.. FFF. .... .... .... ....
|
||||
*/
|
||||
|
||||
# define GPIO_FUNCA (GPIO_PERIPHERAL | _GPIO_FUNCA) /* Function A */
|
||||
# define GPIO_FUNCB (GPIO_PERIPHERAL | _GPIO_FUNCB) /* Function B */
|
||||
# define GPIO_FUNCC (GPIO_PERIPHERAL | _GPIO_FUNCC) /* Function C */
|
||||
# define GPIO_FUNCD (GPIO_PERIPHERAL | _GPIO_FUNCD) /* Function D */
|
||||
# define GPIO_FUNCE (GPIO_PERIPHERAL | _GPIO_FUNCE) /* Function E */
|
||||
# define GPIO_FUNCF (GPIO_PERIPHERAL | _GPIO_FUNCF) /* Function F */
|
||||
# define GPIO_FUNCG (GPIO_PERIPHERAL | _GPIO_FUNCG) /* Function G */
|
||||
# define GPIO_FUNCH (GPIO_PERIPHERAL | _GPIO_FUNCH) /* Function H */
|
||||
#define GPIO_FUNCA (GPIO_PERIPHERAL | _GPIO_FUNCA) /* Function A */
|
||||
#define GPIO_FUNCB (GPIO_PERIPHERAL | _GPIO_FUNCB) /* Function B */
|
||||
#define GPIO_FUNCC (GPIO_PERIPHERAL | _GPIO_FUNCC) /* Function C */
|
||||
#define GPIO_FUNCD (GPIO_PERIPHERAL | _GPIO_FUNCD) /* Function D */
|
||||
#define GPIO_FUNCE (GPIO_PERIPHERAL | _GPIO_FUNCE) /* Function E */
|
||||
#define GPIO_FUNCF (GPIO_PERIPHERAL | _GPIO_FUNCF) /* Function F */
|
||||
#define GPIO_FUNCG (GPIO_PERIPHERAL | _GPIO_FUNCG) /* Function G */
|
||||
#define GPIO_FUNCH (GPIO_PERIPHERAL | _GPIO_FUNCH) /* Function H */
|
||||
|
||||
/* Peripheral event control
|
||||
*
|
||||
@@ -158,7 +158,7 @@
|
||||
* Peripheral: .... ...E .... .... .... ....
|
||||
*/
|
||||
|
||||
#define GPIO_SCHMITT_TRIGGER (1 << 16) /* Bit 16: Enable peripheral events */
|
||||
#define GPIO_PERIPH_EVENTS (1 << 16) /* Bit 16: Enable peripheral events */
|
||||
|
||||
/* Output drive control
|
||||
*
|
||||
@@ -226,6 +226,12 @@
|
||||
# define GPIO_INT_RISING (1 << GPIO_INT_SHIFT) /* Rising edge */
|
||||
# define GPIO_INT_FALLING (2 << GPIO_INT_SHIFT) /* Falling edge */
|
||||
|
||||
/* These combinations control events. These help to clean up pin definitions. */
|
||||
|
||||
#define GPIO_EVENT_CHANGE (GPIO_PERIPH_EVENTS | GPIO_INT_CHANGE) /* Pin change */
|
||||
#define GPIO_EVENT_RISING (GPIO_PERIPH_EVENTS | GPIO_INT_RISING) /* Rising edge */
|
||||
#define GPIO_EVENT_FALLING (GPIO_PERIPH_EVENTS | GPIO_INT_FALLING) /* Falling edge */
|
||||
|
||||
/* Enable input/periphal glitch filter
|
||||
*
|
||||
* MODE BITFIELDS
|
||||
|
||||
Reference in New Issue
Block a user